# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-179485

(43)Date of publication of application: 27.06.2003

(51)Int.CI.

H03K 19/173 G11C 11/42

(21)Application number : 2001-375538

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:


10.12.2001

(72)Inventor: AOYAMA KAZUO

(54) VARIABLE THRESHOLD/THRESHOLD ELEMENT CIRCUIT, FUNCTIONAL FUNCTION RECONFIGURABLE INTEGRATED CIRCUIT AND METHOD FOR HOLDING CIRCUIT STATE (57)Abstract:

PROBLEM TO BE SOLVED: To eliminate the problem of mistakes over aging by holding a threshold in a nonvolatile manner.

SOLUTION: Input variable terminal input 1[1] to input 1 [k] are coupled with a floating gate FG of a vMOS inverter INV via paraelectrics C1 to Ck, and a control variable terminal input 2 is coupled via a threshold data holding circuit HLD. The holding circuit HLD has a series connecting circuit of a ferroelectric capacitor Cp and a paraelectric capacitor Cv. In the holding circuit HLD, a first switch SW1 is connected between the terminals P1 and Ps of the capacitor Cp, and a second switch SW2 is connected between the input terminal input 2[1] and the terminal P1 of the ferroelectric capacitor Cp.



#### **LEGAL STATUS**

[Date of request for examination]

03.02.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

THIS PAGE BLANK (USPTO)

BEST AVAILABLE COPY

#### (19)日本国特許庁 (JP)

H03K 19/173

G11C 11/42

## (12) 公開特許公報(A)

(11)特許出願公開番号 特期2003-179485 (P2003-179485A)

(43)公開日 平成15年6月27日(2003.6.27)

(51) Int.Cl.7

證別記号

101

FΙ

H03K 19/173

テーマコート\*(参考) 5J042

G11C 13/08

101

審査請求 未請求 請求項の数11 OL (全 20 頁)・

(21)出願番号

特顧2001-375538(P2001-375538)

(22)出窗日

平成13年12月10日(2001.12.10)

(71)出廣人 000004226

日本電信電話株式会社

東京都千代田区大手町二丁目3番1号

(72) 発明者 青山 一生

東京都千代田区大手町二丁目3番1号 日

本電信電話株式会社内

(74)代理人 100064621

弁理士 山川 政樹

Fターム(参考) 5J042 AA10 BA01 BA04 BA18 CA07


CA09 CA27 DA03 DA08

#### (54) 【発明の名称】 可変しきい値しきい素子回路、関数機能再構成可能集積回路および回路状態保持方法

#### (57)【要約】

【課題】 しきい値を不揮発的に保持し経時的誤動作の 問題を解消する。

【解決手段】 vMOSインパータINVのフローティ ングゲートFGに、入力変数用端子inputl [1] ~inpu tl [k] を常誘電体容量C<sub>1</sub> ~Ckを介して結合し、制 御変数用端子input2をしきい値データ保持回路HLDを 介して結合する。しきい値データ保持回路HLDは強誘 電体容量Cpと常誘電体容量Cvとの直列接続回路によ って構成する。また、しきい値データ保持回路HLDに おいて、強誘電体容量Cpの端子P-1、P2間に第1の スイッチSW1を接続し、制御変数用入力端子input2 〔1〕と強誘電体容量Cpの端子P1との間に第2のス イッチSW2を接続する。



【請求項1】 電気的にフローティング状態とされたゲート電極を有し、このゲート電極に与えられる入力変数の状態量が、設定されているしきい値を越えた時に動作するしきい素子と、

このしきい素子のゲート電極に常誘電体容量を介して結合され、前記入力変数を伝搬する第1~第k(k>1)の入力変数用端子と、

前記しきい素子のゲート電極に強誘電体容量と常誘電体容量との直列接続回路を介して結合され、前記しきい値を制御する制御変数を伝搬する1以上の制御変数用端子とを備えたことを特徴とする可変しきい値しきい素子回路。

【請求項2】 請求項1に記載された可変しきい値しき い素子回路において、

前記直列接続回路における常誘電体容量の一端が前記ゲート電極に接続され、この常誘電体容量の他端が前記強 誘電体容量の一端に接続され、

前記強誘電体容量の一端と他端との間に第1のスイッチ が接続され、

前記強誘電体容量の他端と前記制御変数用端子との間に 第2のスイッチが接続されていることを特徴とする可変 しきい値しきい素子回路。

【請求項3】 請求項2に記載された可変しきい値しき い素子回路において、

前記第1のスイッチおよび第2のスイッチが電界効果トランジスタによって構成されていることを特徴とする可変しきい値しきい素子回路。

【請求項4】 請求項1~3の何れが1項に記載された 可変しきい値しきい素子回路において、

前記しきい素子が電界効果トランジスタとされ、

この電界効果トランジスタのソース端子およびドレイン 端子の何れか一方が電気的に負荷となる素子を構成要素 とする回路に接続されていることを特徴とする可変しき い値しきい素子回路。

【請求項5】 請求項4に記載された可変しまい値しき い寮子回路において

前記電気的に負荷となる素子が抵抗であることを特徴と する可変しきい値しきい素子回路。

【請求項6】 請求項4に記載された可変しきい値しきい素子回路において、

前記電気的に負荷となる素子が前記電界効果トランジス タとは電気的に逆の極性の電荷を輸送する電界効果トラ ンジスタであることを特徴とする可変しきい値しきい素 子回路。

【請求項7】 請求項1~3の何れか1項に記載された可変しきい値しきい素子回路において、

前記しきい素子が第1の電界効果トランジスタとこの第 1の電界効果トランジスタとは電気的に逆の極性の電荷 を輸送する第2の電界効果トランジスタとを構成要素と 50 するインバータ回路であることを特徴とする可変しきい 値しきい素子回路。

【請求項8】 可変しきい値しきい素子回路を多段接続して構成された関数機能再構成可能集積回路において、多段接続された可変しきい値しきい素子回路の少なくとも1つが請求項1~7の何れか1項に記載された可変しきい値しきい素子回路とされていることを特徴とする関数機能再構成可能集積回路。

【請求項9】 可変しきい値しきい素子回路を多段接続して構成された関数機能再構成可能集積回路において、 複数の可変しきい値しきい素子回路によって初段の可変 しきい値しきい素子回路が構成され、

この初段の可変しきい値しきい素子回路の少なくとも1 つが請求項1~7の何れか1項に記載された可変しきい 値しきい素子回路とされていることを特徴とする関数機 能再構成可能集積回路。

【請求項10】 請求項1に記載された可変しきいしきい素子回路に適用される回路状態保持方法であって、前記制御亦数日間である。

前記制御変数用端子から制御変数を入力する第1ステッ 20 プと、

前記入力変数用端子から入力変数を入力する第2ステップと、

この第2ステップの後あるいは前記第1ステップと第2 のステップとの間で前記制御変数用端子に入力されている制御変数を取り去る第3ステップとを備えたことを特 像とする回路状態保持方法。

【請求項11】 請求項2に記載された可変しきい値しきい素子回路に適用される回路状態保持方法であって、前記第1のスイッチを遮断状態にし、前記第2のスイッ30 チを導通状態とする第1ステップと、

この第1ステップの後、前記制御変数用端子から制御変数を入力するとともに、前記入力変数用端子から入力変数を入力する第2ステップと、

この第2ステップの後、前配第2のスイッチを遮断状態にし、前配第1のスイッチを導通状態とする第3ステップとを備えたことを特徴とする回路状態保持方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、しきい値を不揮発的に保持する機能を有する可変しきい値しきい素子回路、この可変しきい値しきい素子回路を用いて構成され回路作製後であっても関数機能を構成することの可能な関数機能再構成可能集積回路および可変しきい値しきい素子回路に適用される回路状態保持方法に関するものである。

[0002]

【従来の技術】CMOSプロセス技術により作製される しきい素子(非線形素子)として、例えば文献1(特許 第2662559号:半導体装置)に開示されたニュー ロンMOSトランジスタ(vMOSトランジスタ)によ

.

って構成されたインバータがある。以降、このインバー タを v MO S インバータと呼ぶ。

【0003】このvMOSインバータのしきい値を可変にする回路と方法については、文献2(特開2001-44823号:ニューロンMOS回路における可変閾値生成方法およびその方法を用いたニューロンMOS回路)によって開示されている。

【0004】 [しきい値可変機能を備えたしきい素子回路(可変しきい値しきい素子回路)] 図23は、しきい値可変機能を備えたしきい素子回路(可変しきい値しき 10 い素子回路)として、典型的なk入力変数のvMOSインバータ回路を示す回路図である。このvMOSインバータ回路2300においては、しきい値の可変性を持たないvMOSインバータINVの電気的にフローティング状態とされたゲート電極(以下、フローティングゲートと呼ぶ)FGに、入力変数用の信号入力端子(以下、入力変数用端子と呼ぶ)inputl [1] ~inputl [k]、しきい値を制御する制御変数用の入力端子(以下、制御変数用端子と呼ぶ)input2、電源電位Vddに接続された固定電位端子Pvdd、グランド電位に接続された固定電位端子Pvdd、グランド電位に接続された固定電位端子Pvdd、グランド電位に接続された固定電位端子Pvdd、グランド電位に接続された固定電位端子Pvdd、グランド電位に接続された固定電位端子Pvdd、グランド電位に接続された固定電位端子Pvdd、グランド電位に接続された固定電位端子Pvdd、グランド電位に接続された固定電位端子Pvdd、グランド電位に接続された固定電

【0005】 v MOSインバータINVのしきい値は、制御変数用端子input2とフローティングゲートFGとの間の容量値Cv と、固定電位端子Pvdd とフローティングゲートFGとの間の容量値Cvdd と、固定電位端子Pvdd とフローティングゲートFGとの間の容量値Cvdd と、力変数用端子input1 [1] v input1 [v] とフローティングゲートFGとの間の容量値Cv0 とによってティングゲートFGとの間の容量値Cv0 とによって決まる。このv MOSインバータ回路2300においては、制御変数用端子input2に印加する電位v0 を電源電位v0 を電源電位v0 を電源電位v0 を電源電位v0 を電源電位v0 を電源電位v0 を電源電位v0 とするかによって、入力変数の組合せが形成する入力状態上の任意の値に論理しきい値を設定することが可能である。以降、特に他のしきい値と区別する必要のない場合は、論理しきい値をしきい値と略す。

【0006】〔回路状態保持機能を備えた可変しきい値しきい素子回路〕文献3(特開2001-196920号:関数機能構成データ保持方法及びその方法を用いた集積回路)には、vMOSインバータ回路固有の構造を利用し、設定されたしきい値を保持する方法とその方法を利用した回路構成が開示されている。図24は回路状態保持機能を備えたk入力変数のvMOSインバータ回路の代表的な回路構成を示す図である。

【0007】このvMOSインバータ回路2400においては、フローティングゲートFGとグランド側の固定電位端子Pgndとの間に、状態制御端子ct12からの制御信号によってオン/オフされるNMOS型のパストランジスタswnを付加している。また、制御変数用端子input2とフローティングゲートFGに容量結合される端子

(以下、この端子を制御変数用入力端子と呼ぶ)input2 a との間にトランスミッションゲートtginを設け、制御変数用入力端子input2 a と電源側の固定電位端子 P vdd との間に P M O S 型のパストランジスタ s w p を設けている。また、状態制御端子ctllとトランスミッションゲートtginとの間にインバータinvlを設けている。トランスミッションゲートtginおよびパストランジスタ s w p は状態制御端子ctllからの制御信号によってオン/オフされる。

【0008】このような回路構成とすることにより、制御変数用端子input2に与えられる電位Vv(以下、この電位Vvを構成データと呼ぶ)によって選択されるしきい値を設定し、保持することが可能となる。

【0009】〔回路状態保持動作〕図24におけるしきい値の保持動作について簡単に説明する。先ず、状態制御端子ct12を論理値「1」である電源電位にし、パストランジスタswnを導通ささせ、フローティングゲートFGの電位をグランド電位にする。次に、状態制御端子ct11を電源電位にし、パストランジスタswpを遮断し、トランスミッションゲートtginを導通させる。この時、入力変数用端子input1〔1〕~input1〔k〕から入力される入力変数は全て論理値「0」であるグランド電位にする。

【0010】今、第1の状態制御端子ct11と第2の状態制御端子ct12とが論理値「1」である時を初期化時と呼ぶ。また、完全フローティングゲートを持つ図23のvMOSインバータ回路2300の制御変数用端子input2から論理値「1」が入力された場合のフローティングゲートFGの電位を第1のフローティングゲート電位と呼び、同様に、論理値「0」が入力された場合の電位を第2のフローティングゲート電位と呼ぶ。

【0011】初期化時に前記の操作を行い、制御変数用端子input2に論理値「0」を入力し続ける。この時、フローティングゲートFGに容量結合する制御変数用入力端子input2 a には制御変数用端子input2の入力と同様に論理値「0」が与えられる。即ち、フローティングゲートFGがグランド電位の時に論理値「0」の入力変数と制御変数とが与えられる。この入力状態を保ったままで、第1の状態制御端子ct11と第2の状態制御端子ct12との入力を論理値「1」から論理値「0」に切り替える。第1の状態制御端子ct11と第2の状態制御端子ct12とが論理値「0」の時を関数実行時と呼ぶ。

【0012】関数実行時に、パストランジスタswnが遮断され、フローティングゲートFGは高インピーダンス状態になり、過渡的にはほぼフローティング(電気的に浮遊状態)になる。同時に、トランスミッションゲートtginは遮断され、パストランジスタswpが導通し、制御変数用入力端子input2aには論理値「1」である電源電位が印加される。このため、フローティングゲートFG上で電荷の再分配が生じ、フローティングゲートF

10

Gは第1のフローティングゲート電位になる。

【0013】同様に、初期化時に制御変数用端子input2に論理値「1」である電源電位を与えた場合、関数実行時には、初期化時と同じ電源電位が制御変数用入力端子input2aに与えられるために、入力変数が論理値「0」であれば、第2のフローティングゲート電位となる。

【0014】このように、初期化時に制御変数として与える論理値に依存して、関数実行時のフローティングゲート電位が決まる。つまり、初期化時に決定された構成データが関数実行時に保持されることを意味している。この構成データの保持動作とそれに必要な要素を次に述べる。

【0015】初期化時にフローティングゲート電位がグランド電位に固定されているために、制御変数である所定の電位が制御変数用入力端子input2aに与えられた時、フローティングゲートFGにグランド側から電荷の注入が起こる。

【0016】次に、関数実行時には注入された電荷がフローティングゲートFG中に保持され、入力変数の論理値によって電荷再分配が生じ、フローティングゲート電 20位が決まる。構成データの保持に必要な要素は2つあり、1つは、フローティングゲートFGに接続されたある端子からの電荷の注入であり、他の1つは、フローティングゲートFGが高インピーダンスの時に、注入された電荷が保持されることである。

【0017】 [関数機能再構成可能集積回路] 文献4 (特開2001-223576号: 関数機能再構成可能 な集積回路) を参考にして、2入力変数に対する関数機能を再構成することができる回路について述べる。図25は、図24に示したvMOSインパータ回路2400を用いた関数機能再構成可能集積回路(2入力変数可変 関数回路)を示す図である。この2入力変数可変関数回路は、2段論理フィードフォワード型回路であり、1段目は3つのvMOSインパータ回路FTE[1], FTE[2], FTE[3]によって構成され、2段目は1つのvMOSインパータ回路STEによって構成されている。

【0018】この2入力変数可変関数回路2500において、2つの入力変数は、入力変数用端子inputl

[1], inputl [2] から1段目のvMOSインバータ回路FTE [1], FTE [2], FTE [3] のフローティングゲートFG [1], FG [2], FG

[2], FTE [3] の出力値はバッファBF [1], BF [2], BF [3] により増幅および波形整形され、2段目のvMOSインバータ回路STEのフローティングゲートFG [S] に与えられる。

【0019】なお、1段目のvMOSインバータ回路F

TE(1), FTE(2), FTE(3)と2段目の $\nu$  MOSインバータ回路STEとの間には、STEのフローティングゲートFG(S)を初期化する際に全ての入力信号をグランド電位にするために、トランスミッションゲートtgs1, tgs2, tgs3とパストランジスpswi1, tgs2, tgs3とパストランジスpswi1, tgs2, tgs3とパストランジスtgs3とれている。

【0020】また、FTE(1), FTE(2), FTE(3), STEにおいて、各入力変数用端子とフローティングゲートとの間の容量値は等しく設定されている。また、STEにおいては、FTE(1), FTE(2), FTE(3)の出力値が与えられる端子とフローティングゲートとの間の容量値は、入力変数が与えられる端子とフローティングゲートとの間の容量値と等しく設定されている。この設定によって、STEの入力状態、即ち、入力変数と重みとの積和は、「0」,

「1」,「2」の3つになる。この入力状態に対応する数を入力変数の状態数(入力状態数)と呼ぶ。また、この入力変数の状態数の上位の言葉として、入力変数の状態量(入力状態量)を用いる。

【0021】FTE [1]を例に取ると、FTE [1]とSTEとの間には、STEのフローティングゲートFG[S]を初期化する際に全ての入力端子の入力信号をグランド電位にするために、トランスミッションゲートtgs1とパストランジスタswilが挿入されている。FTE[2],FTE[3]と同様に初期化時と関数実行時の2つの期間を用いる。

【0022】初期化時には、第1の状態制御用端子ctllと第2の状態制御用端子ctl2とに論理値「1」を与え、フローティングゲートFG [S] に接続されたパストランジスタswsを導通させる。同時に、トランスミッションゲートtgslが遮断され、パストランジスタswilが導通し、バッファBF [1]を介して、論理値「0」であるグランド電位が容量結合されたフローティングゲートFG [S] に与えられる。また、入力変数として論理値「0」である。この状態を保ったままで、第1の状態制御用端子ctllと第2の状態制御用端子ctl2とに論理値「1」を与えることで、関数実行時の状態を形成できる。

【0023】次に、可変しきい値によって任意の関数が実現可能であることをXOR(Exclusive-OR)を実現する場合を例に取り、説明する。FTE [1], FTE [2], FTE [3] のしきい値は、各々入力状態数 0の前後、1の前後、2の前後の2つのしきい値のいずれか一方を選択できるように設定できる。FTE [1], FTE [2], FTE [3]において、初期化時に制御変数として論理値「0」を与えた場合に小さい方のしきい値を選択でき、逆に論理値「1」を与えた場合に大きい方のしきい値が選択される。

・ 【0024】FTE〔1〕のしきい値として、入力状態

8

数0より大きく1より小さい値を選択し、FTE [2] のしきい値として、入力状態数1より小さく0より大きい値を選択し、FTE [3] のしきい値として、入力状態数2より大きい値を選択する。この時、FTE [1] の出力の論理値は、入力状態数0, 1, 2に対して「1」,「0」,「0」であり、FTE [2] の出力の論理値は、入力状態数0, 1, 2に対して「1」,「0」,「0」であり、FTE [3] の出力の論理値は、入力状態数0, 1, 2に対して「1」,「1」,「1」である。

【0025】入力状態数が0,1,2の各々の場合、STEの5つの入力端子中、論理値「1」である端子の数は、各々3,2,3となる。STEの出力値は入力の多数決の結果の論理反転であるから、入力状態数0,1,2に対して出力値は「0」,「1」,「0」となり、XORを実現している。これは、各入力状態数の前後にしきい値を持つFTE、入力状態数が0であればFTE[1]、入力状態数が1であればFTE[2]、入力状態数が2であればFTE[3]について、初期化時に制御変数として与えた論理値の論理反転が出力されることを意味している。

【0026】上述したXORの実現例で分かるように、図25に示した2入力変数可変関数回路2500によれば、FTE [1], FTE [2], FTE [3], STE OTUP = TTE [4], FG [2], FG [3], FG [5] を初期化する期間に制御変数用端子input2 [1]  $\sim$  input2 [3] に入力されている構成データによって決定される回路の状態を保持することによって、任意の対称関数を実現できる。

【0027】但し、対称関数とは、AND, OR, NAND, NOR, XOR, XNOR, 0, 1 関数に代表されるように、関数値が入力状態数によって規定される論理関数であり、変数を相互に入れ換えても関数値が不変であるという特徴を持つ。

#### [0028]

【発明が解決しようとする課題】 [回路状態保持可能な機能を備えた可変しきい値しきい素子回路の問題点] 図24に示されたvMOSインパータ回路2400において、回路状態を保持するために必要な2つの要素は、すなわちフローティングゲートFGへの電荷の注入と注入された電荷の保持は、フローティングゲートFGに接続されるスイッチであるパストランジスタswnを操作することによって達成される。

【0029】しかしながら、パストランジスタswnは 状態制御端子ct12が論理値「0」のグランド電位であっ ても、サブスレッショレド電流と、ドレイン端子と基板 (またはウェル)との間にあるPN接合逆飽和電流とい う2つのリーク電流を持つ。このため、フローティング ゲートFGに保持されている電荷量は経時変化する。そ して、この変化はしきい値を他の値に変える。即ち、保 50 持される状態は揮発性であり、しきい値も揮発性である。しきい値の揮発性はvMOSインパータINVの経時的誤動作という問題を引き起こす。

【0030】 [関数機能再構成可能集積回路の問題点] 図25に示された2入力変数可変関数回路2500において、実現される関数機能は、初期化時にFTE

[1], FTE[2], FTE[3]に入力される制御変数の論理値によって定まるしきい値によって決められている。このしきい値の保持状態は上述したように経時変化を起こす。このために、2入力変数可変関数回路2500においては、時間経過に伴い実現される関数が変化し、当初実現していた機能の実現ができなくなるという問題、つまり、経時的誤動作の問題が起きる。

【0031】本発明はこのような課題を解決するためになされたもので、その目的とするところは、しきい値を不揮発的に保持し、経時的誤動作の問題を解消することの可能な可変しきい値しきい素子回路、この可変しきい値しきい素子回路における回路状態保持方法、この可変しきい値しきい素子回路を用いた関数機能再構成可能集積回路を提供することにある。

#### [0032]

【課題を解決するための手段】このような目的を達成するために、本発明の可変しきい値しきい素子回路は、強誘電体容量と常誘電体容量との直列接続回路を介して、しきい値を制御する制御変数を伝搬する1以上の制御変数用端子をしきい素子のゲート電極に結合したものである(第1発明)。この場合、回路状態保持方法(第10発明)として、制御変数用端子から制御変数を入力し

(第1ステップ)、入力変数用端子から入力変数を入力し(第2ステップ)、制御変数用端子に入力されている制御変数を取り去る(第3ステップ)。なお、第1のステップと第2のステップとの間で、制御変数用端子に入力されている制御変数を取り去るようにしてもよい。

【0033】強誘電体容量は、制御変数が取り去られた後も、すなわち入力電位が消失した後も、自発分極のために電荷量を保持する。これにより、しきい素子のゲート電極に容量結合された各端子の電位に依存して、ゲート電極上の電荷再配分が行われ、ゲート電極の電位が決まり、しきい素子のしきい値が保持される。例えば、しきい素子を電界効果トランジスタとした場合、入力変数の状態量に対する電界効果トランジスタしきい値)が保持される。また、しきい素子をvMOSインバータとした場合、入力変数の状態量に対するvMOSインバータの論理反転動作の切替点(論理しきい値)が保持され

【0034】また、本発明の可変しきい値しきい素子回路は、上記直列接続回路における常誘電体容量の一端を ゲート電極に接続し、常誘電体容量の他端を強誘電体容量の一端に接続し、強誘電体容量の一端と他端との間に 第1のスイッチを接続し、強誘電体容量の他端と制御変数用端子との間に第2のスイッチを接続したものである(第2発明)。この場合、回路状態保持方法(第11発明)として、第1のスイッチを遮断状態にし、第2のスイッチを導通状態とし(第1ステップ)、この第1ステップの実行後、制御変数用端子から制御変数を入力し(第3ステップ:しきい値設定期間)、この第2ステップの実行後、第2のスイッチを遮断状態にし、第1のスイッチを導通状態とする(第3ステップ:しきい値保持期間)。

【0035】強誘電体容量は、第2のスイッチが遮断された後も、すなわち制御変数用入力端子からの強誘電体容量への制御変数が取り去られた後も、自発分極のために電荷量を保持する。しきい値保持期間においては、第1のスイッチが導通状態であり、残留分極による電荷量を保持しする。また、強誘電体容量は常誘電体容量と直列接続されているために、強誘電体容量にも誘起体容量と直列接続されているために、強誘電体容量に保持される電荷量と同等の電荷量が常誘電体容量にも誘起される。これにより、しきい素子のゲート電極と電荷再配分が行われ、ゲート電極の電位が決まり、しきい素子のしきい値が保持される。

【0036】また、本発明の関数機能再構成可能集積回 路(第8発明)は、多段接続された可変しきい値しきい 秦子回路の少なくとも1つを本発明の可変しきい値しき い秦子回路としたものである。例えば、可変しきい値し きい素子回路を2段接続して構成し、1段目の可変しき い値しきい素子回路を、その第1~第kの入力変数用端 子が共通に接続された複数の可変しきい値しきい素子回 路により構成し、2段目の可変しきい値しきい素子回路 を、1つの可変しきい値しきい素子回路により構成し、 この可変しきい値しきい秦子回路の第1~第kの入力変 数用端子を1段目の各可変しきい値しきい素子回路の第 1~第kの入力変数用端子と共通に接続し、1段目の各 可変しきい値しきい素子回路からの出力信号を2段目の 可変しきい値しきい素子回路のゲート電極に容量結合さ れた各入力端子に与える構造とする。このような構造に おいて、例えば初段の可変しきい値しきい秦子回路に、 上述した本発明の可変しきい値しきい素子回路を用いる (第9発明)。

【0037】本発明の可変しきい値しきい素子回路において、しきい素子は、種々のタイプのものが考えられる。例えば、しきい素子として電界効果トランジスタを使用し、この電界効果トランジスタのソース端子およびドレイン端子の何れか一方を電気的に負荷となる素子を構成要素とする回路に接続する(第4発明)。この場合、電気的に負荷となる素子は、抵抗としてもよく(第5発明)、前記電界効果トランジスタとは電気的に逆の極性の電荷を輸送する電界効果トランジスタとしてもよ 50

い (第6発明)。また、しきい素子を第1の電界効果トランジスタとこの第1の電界効果トランジスタとは電気的に逆の極性の電荷を輸送する第2の電界効果トランジスタとを構成要素とするインバータ回路としてもよい(第7発明)。第8発明や第9発明の関数機能再構成可能集積回路では、これらの可変しきい値しきい素子回路のうち少なくとも1つが使用されていればよく、またこれらの可変しきい値しきい素子回路を組み合わせて構成されたものでもよい。

#### [0038]

【発明の実施の形態】〔強誘電体メモリ〕先ず、本発明の実施の形態の説明に入る前に、強誘電体メモリおよびMFIS型電界効果トランジスタについて説明する。現在、DRAM、SRAM、フラッシュメモリ、強誘電体メモリ(FeRAM)などが研究開発されている。DRAMは大容量と中程度の速度でのデータの書き換えに特徴があり、SRAMは中程度のメモリ容量と高速でのデータの書き換えに特徴があるが、双方共に揮発性である。フラッシュメモリは、書き込みとデータ消去において低速動作であるが、不揮発性である。

【0039】一方、強誘電体メモリは、P2T (Pb (2 rxTilx) O3) やSBT (SbBi2Ta2O ) に代表される強誘電体材料の持つ分極特性を応用しているため、不揮発性であり、かつ、データの書き換えもDRAM相当の速度で可能である。更に、強誘電体メモリは、CMOSプロセス技術に強誘電体容量を形成するための層を追加するだけで製造でき、標準CMOSプロセスとの整合性も良い。図1は、強誘電体メモリに用いられている強誘電体容量100を表す回路図である。強誘電体容量100の一方の端子101と他方の端子102との間には所定の電圧Vが印加され、端子102が高電位である時を正の印加電圧とする。

【0040】図2は、端子101,102間に電圧Vが印加された時の電圧Vと電荷量Qの関係を表す図である。図2中のVcは抗電圧を表し、Qrは残留分極による電荷量を表している。端子101と端子102との間の電圧が0であっても、両端子にはQrが残る。2値を保持するメモリ機能はこの2つの状態を用いている。この自発分極の双安定性を利用し、データの不揮発性と高速書き換えが可能という特徴を持つ強誘電体メモリの研究開発が近年精力的に進められている。

【0041】 [MFMIS型電界効果トランジスタ] 強誘電体メモリに使用される強誘電体容量としては、Ptに代表される金属電極または、IrO2 やSrRuO3 (SRO) に代表される酸化物電極に、強誘電体材料を挟むプレーナ型やスタック型がある。また、別な構造としては、金属/強誘電体/シリコン (MFS)型、金属/強誘電体/絶縁体/シリコン (MFIS)型、金属/強誘電体/金属/絶縁体/シリコン (MFMIS)型も提案されている。

À

7

【0042】図3は、文献5 (特開平11-177038号: MFMIS型強誘電体記憶素子とその製造方法)に開示されているMFMIS型の強誘電体容量を持つ電界効果トランジスタを表す回路図である。この回路はMOSトランジスタ300の常誘電体材料で形成されるゲート酸化膜301の上方の金属(またはPoly-Si)電極端子302にMFMIS型の強誘電体容量303を直列接続した構造である。

【0043】図4は、文献6(特開2000-349251号:半導体装置)に開示されているMFMIS型の強誘電体容量を持つ電界効果トランジスタを表す回路図である。この回路は、標準的な電界効果トランジスタ400の入力ゲート401に、MFMIS型の強誘電体容量402の一方の端子と常誘電体容量403の一方の端子とを接続した構造を有する。すなわち、この回路では、入力ゲート401に強誘電体容量402と常誘電体容量403とが並列に接続されている。

【0044】図5は、文献7(特開2000-1383 51号:強誘電体不揮発性メモリとその読み出し方法) に開示されているMFMIS型の強誘電体容量を持つ電 界効果トランジスタを表す回路図である。この回路は、 標準的な電界効果トランジスタ501の入力ゲート50 2に、残留分極のほぼ等しいMFMIS型の強誘電体容量503と504とを並列に接続した構造を有する。

【0045】以上、強誘電体容量を有する3つのMFM IS型電界効果トランジスタの回路構造を示したが、後述する本発明の実施の形態では、これらの何れのタイプでもない強誘電体容量を有するMFMIS型電界効果トランジスタを用いる。図6に本発明の実施の形態において用いる強誘電体容量を有するMFMIS型電界効果トランジスタの回路図を示す。この回路は、標準的な電界効果トランジスタ601の入力ゲートに、常誘電体容量601とMFMIS型の強誘電体容量603とを直列に接続した構造を有する。すなわち、常誘電体容量601の一方の端子を電界効果トランジスタ600の入力ゲート602に接続し、常誘電体容量601の他方の端子と強誘電体容量603の一方の端子とを接続した構造としている。

【0046】 〔実施の形態1:容量結合入力型電界効果トランジスタ〕図7は本発明に係る可変しきい値しきい素子回路の一実施の形態を示す容量結合入力型電界効果トランジスタの回路図である。この容量結合入力型電界効果トランジスタ701のゲート電極702に、入力変数用端子inputi [1] ~inputl [k] を常誘電体容量7031~703kを介して接続し、制御変数用端子input2 [1] ~input2 [m] をしきい値データ保持回路7041~704mを介して接続している。

【0047】しきい値データ保持回路7041 は、常誘 電体容量7051とMFMIS型の強誘電体容量706 」との直列接続回路とされ、常誘電体容量 7051 の一方の端子が電界効果トランジスタ701 のゲート電極 702に接続されており、常誘電体容量 7051 の他方の端子が強誘電体容量 7061 の一方の端子に接続され、強誘電体容量 7061 の他方の端子が制御変数用端子input2 [1] に接続されている。他のしきい値データ保持回路も同様の構成とされている。

【0048】この容量結合入力型電界効果トランジスタ700では、第1ステップとして、制御変数用端子input2[1]~input2[m]から制御変数を入力し、第2ステップとして、入力変数用端子input1[1]~input1[k]から入力変数を入力する。第3ステップとして、制御変数用端子input2[1]~input2[m]に入力されている制御変数を取り去る。なお、第1ステップと第2ステップとの間で、制御変数用端子input2[1]~input2[m]に入力されている制御変数を取り去るようにしてもよい。

【0049】しきい値データ保持回路7041~704 mにおいて、強誘電体容量7061~706 mは、制御変数が取り去られた後も、すなわち入力電位が消失した後も、自発分極のために電荷量を保持する。これにより、電界効果トランジスタ701のゲート電極702に容量結合された各端子の電位に依存して、ゲート電極702上の電荷再配分が行われ、ゲート電極702の電位が決まり、入力変数の状態数(入力変数の状態量)に対する電界効果トランジスタ701のトランジスタしきい値は、制御変数用端子input2[1]~input2[m]への制御変数の組合せによって、任意の値に設定することが可能である。

【0050】〔実施の形態2:容量結合入力型電界効果トランジスタを用いたνMOSインバータ回路の基本構成〕図8は図7に示した容量結合入力型電界効果トランジスタ700を用いたνMOSインバータ回路の基本構成を示す回路構成図である。このνMOSインバータ回路800においては、νMOSインバータINVのフローティングゲートFGに、入力変数用端子input1〔1〕つinput1〔k〕を常誘電体容量C1~Ckを介して結合し、制御変数用端子input2〔1〕つinput2〔m〕をしきい値データ保持回路HLD1 は強誘電体容量Cvi との直列接続回路によって構成されている。他のしきい値データ保持回路も同様に構成されている。他のしきい値データ保持回路も同様に構成されている。

【0051】このvMOSインバータ回路800では、 第1ステップとして、制御変数用端子input2〔1〕~in put2〔m〕から制御変数を入力し、第2ステップとし て、入力変数用端子inputl〔1〕~inputl〔k〕から入 力変数を入力する。そして、第3ステップとして、制御 変数用端子input2 [1] ~input2 [m] に入力されている制御変数を取り去る。なお、第1ステップと第2ステップとの間で、、制御変数用端子input2 [1] ~input2 [m] に入力されている制御変数を取り去るようにしてもよい。

【0052】しきい値データ保持回路HLDI~HLD mにおいて、強誘電体容量Cpl~Cpmは、制御変数が取り去られた後も、すなわち入力電位が消失した後も、自発分極のために電荷量を保持する。これにより、フローティングゲートFGに容量結合された各端子の電位に依存して、フローティングゲートFGの電位が決まり、入力変数の状態数(入力変数の状態量)に対するvMOSインバータINVの論理反転動作の切替点(理しきい値)が保持される。このvMOSインバータINVの論理しきい値は、制御変数用端子input2〔1〕~input2〔m〕への制御変数の組合せによって、任意の値に設定することが可能である。

【0053】 [実施の形態3:スイッチを有する容量結合入力型電界効果トランジスタ] 図9はスイッチを有する容量結合入力型電界効果トランジスタの回路図である。図7に示された回路700とはしきい値データ保持回路9041を代表して説明すると、常誘電体容量9051と強誘電体容量9061とが直列接続されている点は同じであるが、強誘電体容量9061の両端子Pa, Pb間にこの端子Pa, Pb間を導通または遮断する第1のスイッチ9081が接続されており、制御変数用入力端子input2 [1]と強誘電体容量9061の端子Pbとの間に第2のスイッチ9071が接続されている点が異なっている。他のしきい値データ保持回路も同様の構成とされている。

【0054】この容量結合入力型電界効果トランジスタ900では、第1ステップとして、第1のスイッチ9081~908mを遮断状態にし、第2のスイッチ9071~907mを導通状態にする。第2ステップとして、制御変数用端子input2[1]~input2[m]から制御変数を入力し、入力変数用端子input1[1]~input1

【k】から入力変数を入力する。第3ステップとして、 第2のスイッチ9071~907mを遮断し、第1のス イッチ9081~908mを導通状態にする。

【0055】しきい値データ保持回路9041~904 mにおいて、強誘電体容量9061~906 mは、第2のスイッチ9071~907 mが遮断された後も、すなわち制御変数用入力端子input2 [1]~input2 [m]からの強誘電体容量9061~906 mへの制御変数が取り去られた後も、自発分極のために電荷量を保持する。これにより、電界効果トランジスタ901のゲート電極902に容量結合された各端子の電位に依存して、ゲート電極902上の電荷再配分が行われ、ゲート電極90

2の電位が決まり、入力変数の状態数(入力変数の状態量)に対する電界効果トランジスタ901のオン/オフ動作の切替点(トランジスタしきい値)が保持される。この電界効果トランジスタ901のトランジスタしきい値は、制御変数用端子input2〔1〕~input2〔m〕への制御変数の組合せによって、任意の値に設定することが可能である。

【0056】〔実施の形態4:スイッチを有する容量結 合入力型電界効果トランジスタを用いた v MOSインバ ータ回路の基本構成)図10は図9に示したスイッチを 有する容量結合入力型電界効果トランジスタ900を用 いたvMOSインパータ回路の基本構成を示す回路構成 図である。このvMOSインバータ回路1000におい ては、vMOSインバータINVのフローティングゲー トFGに、入力変数用端子inputl [1] ~inputl [k] を常誘電体容量CI ~Ckを介して結合し、制御変数用 端子input2をしきい値データ保持回路HLDを介して結 合している。しきい値データ保持回路HLDは強誘電体 容量Cpと常誘電体容量Cvとの直列接続回路によって 構成されている。また、しきい値データ保持回路HLD において、強誘電体容量Cpの端子P1, P2間にこの 端子P1,P2間を導通または遮断する第1のスイッチ SW1を接続しており、制御変数用入力端子input2

〔1〕と強誘電体容量Cpの端子P1との間に第2のスイッチSW2を接続している。

【0057】なお、図10において、vMOSインバータINVは、可変しきい値しきい素子回路におけるしきい処理を行う非線形回路であり、フローティングゲートFGの電位がある論理しきい値より大きくなると論理反転を起こす。この例では、非線形回路としてpチャネル電界効果トランジスタ(PMOSFET)Q1とnチャネル電界効果トランジスタ(NMOSFET)Q2とからなるvMOSインバータを用いたが、例えば図11(a),(b)や図12(a),(b)に示すような回路構成としてもよい。

【0058】図11(a)は、nチャネル電界効果トランジスタQ2に負荷インピーダンス案子Ziを接続した構成であり、図11(b)は、pチャネル電界効果トランジスタQ1に負荷インピーダンス案子Ziを接続した構成である。図12(a)は、nチャネル電界効果トランジスタQ2に負荷インピーダンスZiに代えて抵抗Rを接続した構成であり、12(b)は、nチャネル電界効果トランジスタQ2に負荷インピーダンスZiに代えて再発した構成であり、12(b)において、pチャネル電界効果トランジスタQ1を接続した構成である。図12(b)において、pチャネル電界効果トランジスタQ1とnチャネル電界効果トランジスタQ2とを入れ換えてもよい。このような回路構成としても、図10に示したvMOSインバータ回路INVと同様に、しきい処理回路動作をし、しきい素子回路として用いることが可能である。

【0059】〔初期設定〕図19に示したvMOSインバータ回路1000において、スイッチSW2が接続状態であり、スイッチSW1が遮断状態である場合、強誘電体容量Cpの電極である一方側の端子P1に現れる電荷量Qfeと、一方の端子P1の電位Vfelと他方の端子P2の電位Vfe2との関係は次のように導かれる。

【0060】まず、入力変数用端子input! [1] ~input! [k] の電位を順に $V_1$ ,  $V_2$ , ····,  $V_k$  とし、制御変数用端子input2の電位を $V_{fel}$ 、端子 $P_2$ の電位を $V_{fel}$  とし、フローティングゲートFGの電位を $V_{fgl}$  とフローティングゲートFGとの間の容量の値を順に $C_1$ ,  $C_2$ , ····,  $C_k$  とする。また、端子 $P_2$  とフローティングゲートFGとの間の容量値を $C_1$  とフローティングゲートFGとの間の容量値を $C_2$  とし、フローティングゲートFGと電界効果トランジ

【0061】図13は、強誘電体容量Cpの一方の端子P1に現れる電荷量Qfeと強誘電体容量Cpを挟む両端の電圧(Vfel -Vfe2)との関係を表す図である。また、端子P2において初期電荷量を0とすると、電荷保存則より、常誘電体容量容量Cvの端子P2側にもQfeの電荷量が誘起される。従って、常誘電体容量Cvに関して次式が成り立つ。

【0062】

$$Q_{fe} = C_v \cdot (V_{fe2} - V_{fg}) = C_v \cdot \{ -(V_{fe1} - V_{fe2}) + (V_{fe1} - V_{fg}) \} \quad . \quad . \quad (1)$$

【0063】次に、フローティングゲートFGの電荷量保存に着目する。前述同様、フローティングゲートFGの初期電荷量は0であるとする。

【0064】 【数2】

$$\sum_{i=1}^{k} C_{i} \cdot (V_{fg} - V_{i}) + C_{v} \cdot (V_{fg} - V_{fe2}) + C_{mos} \cdot V_{fg} = 0 \qquad (2)$$

【0065】式 (2) に、ΣCi>>Cmos の関係を適用し、Vfgについて解くと次式を得る。

[##3]

$$V_{fg} = \frac{C_v \cdot V_{fe2} + \sum_{i=1}^k C_i \cdot V_i}{C_v + \sum_{i=1}^k C_i} \quad \cdots \quad (3)$$

【0067】式(1)と式(3)とから、Qfeと(Vfe 30 【0068】 1-Vfe2)との関係は次式になる。 【数4】

$$Q_{fe} = -\frac{C_v \sum_{i=1}^k C_i}{C_v + \sum_{i=1}^k C_i} \cdot (V_{fe1} - V_{fe2}) + \frac{C_v}{C_v + \sum_{i=1}^k C_i} \cdot \left(V_{fe1} \sum_{i=1}^k C_i - \sum_{i=1}^k C_i \cdot V_i\right)$$

 $\cdots (4)$ 

【0069】今、電源電位をVdd、グランド電位を0とする。全ての入力変数用端子inputlについてVi=0、Vfel=0である場合を(1)とし、全ての入力変数用端子inputlについてVi=0、Vfel=Vddである場合を(II)とし、全ての入力変数用端子inputlについてVi=Vdd、Vfel=0である場合を(III)とし、全ての入力変数用端子inputlについてVi=Vdd、Vfel=Vddである場合を(IV)とする。

【0070】図13において、前述の(I)と(III) との場合は、原点を通り、傾きが $-Cv\Sigma Ci/(Cv+\Sigma Ci)$ である直線である。また、(II)の場合は、 ヒステリシスループと各容量値との関係で図13のA0 点を交点とすることが可能である。また、(IV)の場合 は、(II)と同様にBO点を交点とすることができる。前記(II)と(IV)との場合を2つの初期設定とする。【0071】 [しきい値の保持方法]上述した初期設定の後に、図10のスイッチSW2を遮断状態にし、スイッチSW1を導通状態にする。これにより、端子P1と端子P2とは同電位になり、(Vfel -Vfe2)=0となる。これによって、初期設定でAO点であった場合はA1点に移行し、BO点であった場合はB1点に移行する。この操作によって、A1点、B1点で各々残留分極による電荷量QAI、QBIが不揮発的に保持される。

【0072】強誘電体容量Cpの端子P1にQn1または、Qn1の電荷量が現れる時、常誘電体容量Cvの端子P2には逆極性の同電荷量が現れる。図14は、図10

18

ンジスタQ2との電気的特性に依存し、図14ではフロ

ーティングゲート電位VfgがVdd/2の時にvMOSイ

ンパータINVの出力電位がVdd/2になると仮定して

いる。図10のスイッチSW1が接続状態であり、強誘

電体容量Cpの端子P1にQAIまたはQBIの電荷が保持

されている場合、容量Cvにも同電荷量が保持されるた

め、各々の保持電荷量について次式が成り立つ。

中のフローティングゲートFGの電位Vfgと、入力変数 用端子inputl [1]  $\sim inputl$  [k] に入力される電位V i と容量値C i との積和との関係を表す図である。また、図14中のCsum は $\Sigma$ C i を意味し、Vdd/2は電源電位の(1/2)の電位を意味する。

【0073】フローティングゲートFGからみた場合、 後に続くvMOSインバータINVが論理的に反転する か否かはvMOSインバータINVを構成するpチャネ ル電界効果トランジスタQ1とnチャネル電界効果トラ

$$V_{fg} = rac{\sum_{i=1}^{k} C_{i} \cdot V_{i}}{C_{sum}} + rac{Q_{A1}}{C_{sum}} \cdot \cdot \cdot \cdot (5)$$

$$V_{fg} = rac{\sum_{i=1}^{k} C_{i} \cdot V_{i}}{C_{sum}} + rac{Q_{B1}}{C_{sum}} \cdot \cdot \cdot \cdot (6)$$

[0074]

【0075】式(5)と式(6)と、Vdd/2との交点の $\Sigma$ Ci・Vi座標は各々 $\alpha_{A}$ と $\alpha_{B}$ となる。式(5)が成立している場合、入力変数の物理的表現であるViの或組合せの時にその積和値が初めて $\alpha_{A}$ を越えた時、図10 $\alpha_{V}$ MOSインバータINVは論理反転を起こす。また、式(6)が成立している場合は、入力変数の物理的表現であるViの或組合せの時にその積和値が初めて $\alpha_{B}$ を越えた時、図10 $\alpha_{V}$ MOSインバータINVは論理反転を起こす。このように、入力変数からみたしきい値を可変にし、かつ、そのしきい値を不揮発的に保持することが可能である。

【0076】次に、論理回路としての動作を明確にするために、図14の変数を変更する。まず、簡単化のために図 $100\nu$  MOSインバータ回路1000において、入力変数用端子inputl [1]  $\sim$ inputl [k] とフローティングゲートFGとの間の容量値を全て等しくCにする。しきい素子において入力変数の重みを等しくすることは、入力変数によって形成される状態の数、即ち、入力状態数が(k+1)個であり、対称関数を表すことを意味する。

【0077】対称関数でない論理関数を表現するために

は、各入力変数の重みを、文献8(青山一生、澤田宏、名古屋彰、ニューロンMOSによる論理関数回路の一設計手法、第13回回路とシステム(軽井沢ワークショップ)2000年)に示される入力ベクトルの識別方法を適用することにより実現可能である。例として、(1 $\le$ k)の整数iについて、i番目の入力変数用端子とフローティングゲートFGとの間の容量値をC・ $2^{i-1}$ に設定する方法がある。

【0078】本実施の形態では簡単化のために、対称関数の場合について説明をする。図15は、 $\nu$ MOSインパータ回路1000における入力状態数と規格化フローティングゲート電位との関係を表す図である。今、( $\nu$ i  $\nu$ Vdd) =  $\nu$ Xi とし、 $\nu$ Xi =  $\nu$ Xi +  $\nu$ Xi =  $\nu$ Xi =  $\nu$ Xi +  $\nu$ Xi =  $\nu$ Xi =  $\nu$ Xi =  $\nu$ Xi +  $\nu$ Xi =  $\nu$ Xi

【0079】 【数6】·

$$U_{fg} = \frac{1}{k} \cdot Z + U_{A1} \qquad \cdots \qquad (7)$$

$$U_{fg} = \frac{1}{k} \cdot Z + U_{B1} \qquad \cdots \qquad (8)$$

【0080】各々の式と(1/2)との交点の2座標は、 $Z_A$ , $Z_B$  によって表される。仮に、 $1 < Z_A < 2$ であり、 $3 < Z_B < 4$ であるとすると、v MO S 4 ンバータ回路 1000 は入力状態数が 1 と 2 との間、または、3 と 4 との間のどちらか一方にしきい値を持つように設定される。

【0081】 [実施の形態5:しきい値の閲整方法とし 50

きい値調整が可能なvMOSインバータ回路の回路構成)図16は、固定電位を供給する端子を付加したvMOSインバータ回路を表す図である。このvMOSインバータ回路1600は図10に示したvMOSインバータ回路1000と同様に、入力変数用端子input1[1]~input1[k]を持ち、制御変数用端子input2を持ち、しきい値を不揮発的に保持する強誘電体容量Cpを含む

しきい値データ保持回路HLDを持つ。回路1600が回路1000と異なる点は、固定電位に接続された端子を有するところにある。具体的には、電源電位Vddに接続された端子Pvdd及び、グランド電位に接続された端子Pgndを有する。固定電位として電源電位とグランド電位を挙げたが、他の電位であってもしきい値の調整に対して同様の効果を得ることができる。

【0082】次に、付加した端子Pvdd, Pgnd の効果を説明する。図17は、図16の回路1600における

入力状態数 Z と規格化フローティングゲート電位 V fg/V dd = U fg との関係を表す図である。図 1 6 の端子 P vd d とフローティングゲート F G との間の容量値を C vdd とし、端子 P gnd とフローティングゲートとの間 F G の容量値を C gnd とする。この時、C sum = k · C + C vdd + C gnd とすると、前記の式(5)と式(6)と同じ式は、各々式(9)と式(10)とになる。

[0083]

【数7】

$$V_{fg} = \frac{C \sum_{i=1}^{k} V_{i} + C_{vdd} \cdot V_{dd}}{C'_{sum}} + \frac{Q_{A1}}{C'_{sum}} \cdot \cdot \cdot \cdot (9)$$

$$V_{fg} = \frac{C \sum_{i=1}^{k} V_{i} + C_{vdd} \cdot V_{dd}}{C'_{sum}} + \frac{Q_{B1}}{C'_{sum}} \cdot \cdot \cdot \cdot (10)$$

【0084】式 (9)、式 (6) を電源電位によって規格化すると次式となる。

【0085】 【数8】

$$U_{fg} = \left(\frac{C}{C'_{sum}}\right) \cdot Z + U_{vdd} + U'_{A1} \cdot \cdot \cdot \cdot \cdot (1 \ 1)$$

$$U_{fg} = \left(\frac{C}{C'_{sum}}\right) \cdot Z + U_{vdd} + U'_{B1} \cdot \cdot \cdot \cdot \cdot (1 \ 2)$$

【0086】ここで、入力状態数 Z の定義は前記と同じであり、Uvdd = (Cvdd / C'sum)であり、U'AI = QAI = (Vdd・C'sum)、U'BI = QBI = (Vdd・C'sum)である。Cvdd は、式(11)と式(12)とのC'sumと(Udd+U'AI)または(Udd+U'BI)に寄与し、一方、Cgnd はC'sumとU'AIまたはU'BIに寄与する。前記2つの容量値は、図17中の直線lineAまたはlineBの傾きとUfg軸との切片を変えることができる。このように、固定電位に接続された端子を用いることによって、Ufg=1/2との交点のZ座標であるしきい値Z'AまたはZ'Bを任意のZの値に設定することが可能となる。

【0087】〔しきい値データ保持回路の回路構成〕図 18は、図16中のしきい値データ保持回路HLDの具体的な回路を表す図である。図16中のスイッチSW2とスイッチSW1とを各々トランスミッションゲートTG1とTG2とで置き換えた回路構成である。端子ct13はトランスミッションゲートTG1とTG2との接続または遮断を制御するスイッチ制御信号入力端子である。端子ct13から入力された信号はインバータ回路inv2によって論理反転される。端子ct13から入力された信号はインバータ回路inv2によって論理反転される。端子ct13から入力される信号が論理値「1」である時、トランスミッションゲートTG1は遮断状態となる。逆に、信号が論理値「0」の場合はトランスミッションゲートTG1が接続され、残留分極による電荷量が強誘電体容量Cpに保持される。

【0088】〔実施の形態6〕実施の形態6では、設定可能な複数のしきい値の中から1つのしきい値を選択し、不揮発的に保持を行うことが可能な回路構成について説明する。実施の形態5では設定可能な2つのしきい値の中から1つのしきい値を選択していた。これに対し、実施の形態6では、設定可能なしきい値の数を2よりも大きくしている。

【0089】図19は、複数の設定可能なしきい値の中から選択された1つのしきい値を不揮発的に保持可能な k 入力変数のv MOSインバータ回路の構成図である。このv MOSインバータ回路1900は、図16のv MOSインバータ回路1600に、同回路中のしきい値データ保持回路HLDを複数付加した回路構成である。今、図19の回路1900中にしきい値データ保持回路HLDがm個あるとする。しきい値データ保持回路HLD1~HLDmに保持される2つの電荷量Q'AI及びQ'BIが全てのしきい値データ保持回路HLD1~HLDmにおいて各々等しいとする。即ち、保持される電荷量の総電荷量として、(m・Q'BI)から(m・Q'AI)までの(m+1)通りの総電荷量を保持することができる。

【0090】図20は、図19のvMOSインバータ回路1900における入力状態数 Z と規格化フローティングゲート電位Ufgとの関係を要す図である。図20中のline [m] は総電荷量が(m・Q' AI)の場合のUfgと Zの関係を表しており、line [m-1] は、((m-1)・Q' AI + Q' BI)を表し、line [m-2] も同様

であり、line  $\{2\}$  は  $\{2 \cdot Q'_{Al} + (m-2) \cdot Q'_{Bl}\}$  を表しており、line  $\{1\}$  、line  $\{0\}$  も同様である。

【0091】この時、line [m]、line [m-1]、line [m-2]、・・・、line [2]、line [1]、line [0]の各々は、Ufg= (1/2)と交わり、その交点のZ座標は各々、Z 、 Z 、 Z 、 Z 、 Z 、 Z 、 Z 、 Z 、 Z 、 D となる。これらの値の全てが互いに重なることなく、ある整数ZとZ+1との間の値になる時、vMOSインバータ回路1900は設定可能なしきい値 10を (m+1) 通り有する。

【0092】また、図190スイッチSW21~SW21 mが接続状態であり、スイッチSW11~SW11 mが遮断状態である初期化時に制御変数用端子input2 [1]~ input2 [m] までのm個の端子から入力される電位に応じて、 (m+1) 個の設定可能なしきい値の中から1つのしきい値が選択され、スイッチSW21~SW2mが遮断状態であり、スイッチSW11~SW1mが接続状態である時に前記選択された1つのしきい値が不揮発的に保持される。

【0093】(実施の形態7:関数機能再構成可能集積回路)図21は、しきい値を不揮発的に保持可能な2入力変数の可変しきい値しきい素子回路を多段構成で用いた任意の2入力変数対称関数を実現可能な関数機能再構成可能集積回路(2入力変数可変関数回路)の構成を表す図である。この2入力変数可変関数回路2100は、入力変数用端子input1 [1]とinput1 [2]を持ち、図16に示したvMOSインバータ回路1600と同じ回路構成を有するFTE[1],FTE[2],FTE[3]を持ち、FTE[1],FTE[2],FTE[3]に初期化時に入力される制御変数用の端子としてinput2[1],input2[2],input2[3]を持ち、FTE[1],FTE[2],FTE[3]におけるしきい値データ保持回路HLD1,HLD2,HLD3の初期化時(しきい値段定期間)と関数実行時(しきい値保

【0094】なお、vMOSインパータ回路2100はFTE [1],FTE [2],FTE [3]の後段にパッファ回路BF [1],BF [2],BF [3]を持つ。パッファ回路BF [1],BF [2],BF [3]によって、FTE [1],FTE [2],FTE [3]の出力電位は増幅と波形整形とが行われる。入力変数用端子input! [1],input! [2]については、フローティングゲートFG [S]と容量結合する端子の前に遅延時間制御回路DEL [1],DEL [2]を持つ。

持期間)とを切替える制御端子ctllを持つ。

【0095】遅延時間制御回路DEL [1], DEL [2]を有することによって、入力変数用端子inputl [1], inputl [2] からフローティングゲートFG

(S) と容量結合する端子に入力される信号と、FTE(1), FTE(2), FTE(3) とバッファー回路 50

BF〔1〕, BF〔2〕, BF〔3〕とを経てフローティングゲートFG〔S〕と容量結合する端子に入力される信号との信号遅延時間の差を小さくすることが可能となる。信号遅延時間差を小さくすることによって、多入力組合せ回路において同時に複数の信号が変化する際に発生するハザードを回避することができる。

【0096】inputl [1], inputl [2] からの入力変数とFTE [1], FTE [2], FTE [3] からの出力信号とが、フローティングゲートFG [S] に常誘電体容量によって容量結合する端子に入力される。フローティングゲートFG [S] の後段には、フローティングゲートFG [S] を入力ゲートとする v MOSインバータINV [S] があり、この v MOSインバータ回路INV [S] の出力は、後段のバッファー回路BF [S] を経て出力される。

【0097】 (動作) FTE [1], FTE [2], FTE [3] において、しきい値データ保持回路はHLD 1 ~HLDmは先に説明した初期設定方法によって、Q'A1 とQ'B1 とのいずれか一方の電荷量またはそれに類する電荷量を保持している。また、先に説明したしきい値調整のための回路構成と方法によって、FTE

[1] のしきい値は、入力状態数ZがZ<0の領域、または0<Z<1の領域のいずれか一方に設定され、FT E [2] のしきい値は、0<Z<1、または、1<Z<2のいずれか一方の領域に設定され、FTE [3] のしきい値は、1<Z<2、または、Z>2のいずれか一方の領域に設定され、Z

【0098】また、FTE [1], FTE [2], FTE [3]において、入力変数用端子inputl [1], inputl [2]とフローティングゲートFG [1], FG [2], FG [3]との間の常誘電体容量の容量値は互いに全て等しく、また、フローティングゲートFG [S]に容量結合されている常誘電体容量の容量値も互いに全て等しいとする。

【0099】図22は、図21に示した2入力変数可変 関数回路2100を論理記述した典型的な可変しきい値 しきい素子回路網を表す図である。図22の可変しきい 値しきい素子回路FTE[1], FTE[2], FTE [3]は全て否定出力型の回路であるとする。即ち、入 力変数と重み係数との積和がしきい値よりも大きい場合 は論理値「0」を、小さい場合は論理値「1」を出力す る。また、入力変数に対する重み係数は簡単化のために 1とした。

【0100】図22のFTE [1] は制御変数用端子in put2 [1] から入力される信号によって、-0.5または+0.5のいずれか一方のしきい値を選択保持でき、FTE [2] は制御変数用端子input2 [2] から入力される信号によって、0.5または+1.5のいずれか一方のしきい値を選択保持でき、FTE [3] は制御変数用端子input2 [3] から入力される信号によって、1.

5または2.5のいずれか一方のしきい値を選択保持でき、STEのしきい値は2.5に設定されている。

【0101】また、FTE [1], FTE [2], FT E [3] のしきい値として、初期設定時に制御変数用端 子input2 [1], input2 [2], input2 [3] から論理値「1」が入力された場合に大きい値が、論理値「0」が入力された場合に小さい値が選択される。

【0102】今、FTE {1], FTE {2}, FTE {3} のしきい値として、各々0.5, 0.5, 2.5 が選択保持されたとする。入力状態数0に対して、FT E {1], FTE {2}, FTE {3} の出力は論理値「1], 「1」、「1」であり、STEの入力の積和値は3であり、出力は論理値「0」となる。入力状態数1に対して、FTE {1}, FTE {2}, FTE {3} の出力は論理値「0」, 「0」, 「1」であり、STE の入力の積和値は2であり、出力は論理値「1」となる。入力状態数2に対して、FTE {1}, FTE {2}, FTE {3} の出力は論理値「0」, 「0」, 「1」であり、STEの入力の積和値は3であり、出力は論理値「0」, 「0」, 「1」であり、STEの入力の積和値は3であり、出力は論理値「0」となる。

【0103】このように、制御変数用端子input2 [1], input2 [2], input2 [3] から入力する信号を論理値「1」,「0」,「1」とすることによって、XOR (Exclusive-0R) を実現することができる。前記と同様に、制御変数用端子input2 [1], input2 [2], input2 [3] から入力する信号の論理値が、(0,0,0)の場合は関数1を、(1,0,0)の場合はORを、(0,1,0)の場合はXNORを、(1,1,0)の場合はANDを、(0,0,1)の場合はNANDを、(0,1,1)の場合はNORを、(1,1,1)の場合は関数0を実現することができる。

【0104】以上説明したように、この2入力変数可変関数回路2100では、FTE [1], [2], [3]に保持される制御変数値に対応する電荷量によって、任意の対称関数を実現することが可能になる。この関数は、しきい値データ保持回路HLD! ~HLDmに強勝電体容量Cpを使用しているので、不揮発的に保持される。これにより、経時的観動作の問題が解消され、長期間安定して2入力変数可変関数回路2100を使用する 40ことができる。

【0105】なお、この実施の形態7では、入力変数を2つとしたが、任意の自然数kに対しても同様に構成することができる。また、任意の論理関数については、重み係数の値を変更し、2段論理回路の1段目のFTEの数を適宜増加させることによって、実現することができる。

#### $\{0106\}$

【発明の効果】以上説明したことから明らかなように、 本発明の可変しきい値しきい素子回路によれば、強誘電 50 体容量と常誘電体容量との直列接続回路を介して、しきい値を制御する制御変数を伝搬する1以上の制御変数用端子をしきい素子のゲート電極に結合したので、強誘電体容量に不揮発的に保持される電荷量によってしきい値を不揮発的に保持させ、経時的誤動作の問題を解消することが可能となる。

【0107】また、本発明の可変しきい値しきい素子回路を用いて関数機能再構成可能集積回路を構成することにより、関数の再構成を高速に行え、また、その関数を不揮発的に保持することができ、安定して長期、間関数機能再構成可能集積回路を使用することができるようになる。

【0108】関数機能再構成可能集積回路の適用領域は、特定用途LSIのプロトタイプとしてだけでなく、製造後であっても関数機能を入出力信号に応じて適応的に変化させる進化型ハードウェアや、システムが動作中であっても関数機能を切替え、ハードウェア資源を高効率に使用することが可能なリコンフィギュアラブルコンピューティングシステムへの応用など幅広い応用分野がある。このように、システムが動作中に動的に関数機能を変えたり、入出力信号に適応して関数を変化させたりする場合には、できるだけ高速に関数機能の書き換えが行われることが望ましい。また、一度記憶した関数機能は消去または、書き込み命令を受けるまでは保持することが可能であり、電源を切った後であっても状態保持が可能であることが望ましい。本発明の関数機能再構成可能集積回路では、このような要望に応えることができる

#### 【図面の簡単な説明】

【図1】 強誘電体メモリに用いられている強誘電体容量を表す回路図である。

【図2】 強誘電体容量の端子間に電圧Vが印加された時の電圧Vと電荷量Qの関係を表す図である。

【図3】 文献5に開示されているMFMIS型の強勝電体容量を持つ電界効果トランジスタを表す回路図である。

【図4】 文献6に開示されているMFMIS型の強誘 電体容量を持つ電界効果トランジスタを表す回路図であ る。

【図5】 文献7に開示されているMFMIS型の強騰 電体容量を持つ電界効果トランジスタを表す回路図である。

【図6】 本発明の実施の形態で用いるMFMIS型電 界効果トランジスタを表す回路図である。

【図7】 本発明の可変しきい値しきい素子回路の一実施の形態を示す容量結合入力型電界効果トランジスタの回路図である。

【図8】 この容量結合入力型電界効果トランジスタを 用いた v MOSインバータ回路の基本構成を示す回路構 成図である。 【図9】 スイッチを有する容量結合入力型電界効果トランジスタの回路図である。

【図10】 このスイッチを有する容量結合入力型電界 効果トランジスタを用いた v MOSインバータ回路の基 本構成を示す回路構成図である。

【図11】 図10に示したvMOSインバータ回路においてしきい処理を行う非線形回路の他の構成例を示す回路図である。

【図12】 図10に示したvMOSインバータ回路においてしきい処理を行う非線形回路の他の構成例を示す回路図である。

【図13】 強誘電体容量の一方側の端子に現れる電荷量Qfeと強誘電体容量を挟む両端の電圧 (Vfel - Vfe 2) との関係を表す図である。

【図14】 図10に示したvMOSインバータ回路におけるフローティングゲートの電位Vfgと入力変数用端子に入力される電位Viと容量値Ciとの積和との関係を表す図である。

【図15】 図10に示したvMOSインバータ回路における入力状態数2と規格化フローティングゲート電位との関係を表す図である。

【図16】 固定電位を供給する端子を付加した v MO Sインバータ回路を表す図である。

【図17】 図16に示したvMOSインバータ回路における入力状態数2と規格化フローティングゲート電位 Ufgとの関係を表す図である。

【図18】 しきい値データ保持回路の具体的な回路を表す図である。

【図19】 複数の設定可能なしきい値の中から選択された1つのしきい値を不揮発的に保持可能なk入力変数のvMOSインバータ回路の構成図である。

【図20】 図19に示したッMOSインバータ回路における入力状態数2と規格化フローティングゲート電位 Ufgとの関係を表す図である。

【図21】 しきい値を不揮発的に保持可能な2入力変数の可変しきい値しきい素子回路を多段構成で用いた任意の2入力変数対称関数を実現可能な関数機能再構成可能集積回路(2入力変数可変関数回路)の構成を表す図

である。

【図22】 この2入力変数可変関数回路を論理記述した典型的なしきい素子回路網を表す図である。

26

【図23】 従来のしきい値可変機能を備えたk入力変数のvMOSインパータ回路を示す回路図である。


【図24】 従来の回路状態保持機能を備えた k 入力変数の v MO Sインバータ回路の代表的な回路構成を示す図である。

【図25】 図24に示したvMOSインバータ回路を 用いた関数機能再構成可能集積回路の一例(2入力変数 可変関数回路)を示す図である。


#### 【符号の説明】

700…容量結合入力型電界効果トランジスタ、701 …電界効果トランジスタ、inputl [1] ~inputl [k] ···入力変数用端子、input2〔1〕~input2〔m〕···制御 変数用端子、702…ゲート電極、7031~703k …常誘電体容量、7041~704m…しきい値データ 保持回路、7051~705m…常誘電体容量、706 1~706m…強誘電体容量、800…yMOSインバ ータ回路、HLDI ~HLDm…しきい値データ保持回 路、C1 ~Ck, Cv1~Cvm···常誘電体容量、Cp1~C pm …強誘電体容量、FG…フローティングゲート、IN V…νMOSインバータ、Q1…pチャネル電界効果ト ランジスタ、Q2…nチャネル電界効果トランジスタ、 900…vMOSインバータ回路、901…電界効果ト ランジスタ、902…ゲート電極、9031~903k …常誘電体容量、9041~904m…しきい値データ 保持回路、9051~905m…常誘電体容量、906 1~906m…強誘電体容量、9071~907m…第 2のスイッチ、908~908m…第1のスイッチ、 2100…2入力変数可変関数回路、ctl1, ctl2 …状 態制御端子、FTE [1] ~FTE [3] …1段目の v MOSインバータ回路、STE…2段目のvMOSイン パータ回路、FG〔1〕~FG〔3〕, FG〔S〕…フ ローティングゲート、BF [1] ~BF [3], BF [S] …バッファ回路、DEL [1] ~DEL [2] … 遅延制御回路、 I N V 〔1〕~ I N V 〔3〕, I N V (S) …vMOSインパータ。


【図1】




【図3】





【図4】




Q<sub>r</sub> 503 504 500 501












[図15]


【図7】









[図9]



[図18]




[図10]




【図11】 【図12】 input1[1] input1[2] input1[1] (a) output output input1[k] Q2 (NMOSPET) QZ (NMOSPET) imput 10k] input2 imput2 HLO Ę input1[1] QI (PMOSFET) input1[2] input1[1] Q2 (NMOSPET) input1[2] m (b) input1[k] Q1 (PMOSFET) input1[k] но HO


【図16】




[図19]




[図20]



【図21】




【図22】



- 【図23】

[図24]



【図25】

